轉職找工作推薦

  • GPU實體設計工程師 面試心得

  • 企業名 聯發科技股份有限公司
  • 工作地點 新竹市東區
  • 薪資 面議（經常性薪資達4萬元或以上）0~0元
  • 工作內容 高速與低功耗GPU實作(P&R), Power/Performance/Area/Schedule改善及FLOW開發 The candidate who fills this position will work closely with GPU hardware designer, IP and flow teams to improve GPU power/performance/area/schedule/yield. Candidate is responsible for all aspects of physical design and implementation of large GPUs which are targeted at the DTV, smart phone markets. Responsibilities include GPU hierarchical physical implementation/coordination (floor plan, block assembly, power/clock distribution, timing closure, power, IR, noise analysis and back-end verification). Also responsible for flow development with focus on improving GPU development schedule, chip cost, chip power, chip performance, yield, and development resources.
    查看更多
    • 聯發科技股份有限公司-使用1111轉職專區 https://central1111.com.tw/turn/
應徵
工作適配度－%

登入 後即可查看

根據履歷表的填寫狀況，智慧分析您與工作的適配程度。

12/17

  • Modem 專案管理工程師 面試心得

  • 企業名 聯發科技股份有限公司
  • 工作地點 新竹市東區
  • 薪資 面議（經常性薪資達4萬元或以上）0~0元
  • 工作內容 擔任 數位IC設計團隊內的 計劃開發與控管工作 (Modem IP project lead) 1.規劃計劃開發的時程 與 檢視人力需求 2.追蹤RTL開發/驗證進度, 前/後段整合開發進度, 與APR狀況, 並控制品質 3.定期公告 各計畫狀態 4.與客戶溝通 開發團隊的 不良晶片分析狀況 Handling digital design team project development/ control jobs (Modem IP project lead) 1.Defining project schedule and resource 2.Tracking RTL development/verification status, front-end/back-end integration status and APR status, and control quality 3.Providing regular project status reports 4.Communication with client for fail chip analysis stoats
    查看更多
    • 聯發科技股份有限公司-使用1111轉職專區 https://central1111.com.tw/turn/
應徵
工作適配度－%

登入 後即可查看

根據履歷表的填寫狀況，智慧分析您與工作的適配程度。

12/17

  • GPU Integration engineer 面試心得

  • 企業名 聯發科技股份有限公司
  • 工作地點 新竹市東區
  • 薪資 面議（經常性薪資達4萬元或以上）0~0元
  • 工作內容 1. Familiar with chip digital design flow, including RTL integration, simulation, STA, power analysis and post silicon debugging 2. Low power analysis, including pre-silicon power model creation and big data analysis 3. SoC architecture exploration and performance analysis experience is plus
    查看更多
    • 聯發科技股份有限公司-使用1111轉職專區 https://central1111.com.tw/turn/
應徵
工作適配度－%

登入 後即可查看

根據履歷表的填寫狀況，智慧分析您與工作的適配程度。

12/17

應徵
工作適配度－%

登入 後即可查看

根據履歷表的填寫狀況，智慧分析您與工作的適配程度。

12/17

  • 電磁干擾設計工程師 面試心得

  • 企業名 聯發科技股份有限公司
  • 工作地點 新竹市東區
  • 薪資 面議（經常性薪資達4萬元或以上）0~0元
  • 工作內容 電磁干擾設計工程師主要負責射頻與類比電路信號完整性 (RF/Analog signal integrity) 、電磁干擾 (EMI/EMC) 分析與及封裝天線 (Antenna-in-Package) 設計。藉由開發”晶片+封裝+印刷電路板”共設計流程來解決高整合數位/類比電路的干擾問題，以提供客戶高性價比的 RFSOC/RFSIP 無線通訊 (cellular 4G/5G) 及無線連結 (WiFi, BT, GPS, FM radios) 產品。 1. 射頻與類比電路信號完整性分析與設計 2. 射頻系統單晶片 (RFSOC/RFSIP) 電磁干擾分析與設計 3. 封裝天線設計與驗證 4. “電路+封裝+印刷板” 共模擬平台開發與驗證 5. Design Guide 的撰寫與推廣
    查看更多
    • 聯發科技股份有限公司-使用1111轉職專區 https://central1111.com.tw/turn/
應徵
工作適配度－%

登入 後即可查看

根據履歷表的填寫狀況，智慧分析您與工作的適配程度。

12/17

應徵
工作適配度－%

登入 後即可查看

根據履歷表的填寫狀況，智慧分析您與工作的適配程度。

12/17

應徵
工作適配度－%

登入 後即可查看

根據履歷表的填寫狀況，智慧分析您與工作的適配程度。

12/17

  • 5G/6G Modem數位設計驗證工程師_新竹/台北 面試心得

  • 企業名 聯發科技股份有限公司
  • 工作地點 新竹市東區
  • 薪資 面議（經常性薪資達4萬元或以上）0~0元
  • 工作內容 (1) Verification Planning 1.1 DSP platform module and/or system design 1.2 5G/6G modem module and/or system design (2) Testbench Build-Up 1.1 Constrained random verification by SystemVerilog/UVM usage 1.2 Reference modeling 1.3 Assertion check 1.4 Coverage closure (3) Coordination with Algorithm/Digital design/Software teams
    查看更多
    • 聯發科技股份有限公司-使用1111轉職專區 https://central1111.com.tw/turn/
應徵
工作適配度－%

登入 後即可查看

根據履歷表的填寫狀況，智慧分析您與工作的適配程度。

12/17

應徵
工作適配度－%

登入 後即可查看

根據履歷表的填寫狀況，智慧分析您與工作的適配程度。

12/17

  • DV Methodology Engineer_Hsinchu/Taipei 面試心得

  • 企業名 聯發科技股份有限公司
  • 工作地點 新竹市東區
  • 薪資 面議（經常性薪資達4萬元或以上）0~0元
  • 工作內容 We are heavily recruiting talents and professionals in DV, EDA, and AI/ML fields to join our force to conquer new heights in chip complexity! As one of the world’s top IC design companies, MediaTek is constantly pushing the capabilities of chips to the limits. Our newest SoCs and ASICs are wildly sophisticated, packed with industry-leading technologies built by thousands of chip designers. With great design power comes great verification responsibilities. Our team, as a part of the verification force, has put major efforts into creating innovative and robust strategies to fulfill these responsibilities. To ensure high design quality for first silicon success, we have implemented a complete suite of functional and low-power test plans and benches across all design scopes, from IPs to SoC integrations. Furthermore, we have been collaborating with EDA tool providers and academic institutions on leveraging new verification technologies, including emulation, AI tuning, and formal methods, many of which have improved the traditional workflows by orders of magnitude. We also keep challenging ourselves to develop in-house verification tools and platforms to accelerate test regressions and track verification progress more efficiently. All these efforts ultimately lead to our success in delivering high-quality chips over the years.
    查看更多
    • 聯發科技股份有限公司-使用1111轉職專區 https://central1111.com.tw/turn/
應徵
工作適配度－%

登入 後即可查看

根據履歷表的填寫狀況，智慧分析您與工作的適配程度。

12/17

上一頁
第459/461頁 第460/461頁 第461/461頁

轉職工作職缺結果

下一頁