-
可測試設計 (DFT) 工程師 / 資深工程師
-
企業名
瑞昱半導體股份有限公司
-
工作地點
新竹市東區
-
薪資
面議(經常性薪資達4萬元或以上)40000~40000元
-
工作內容
(1) 碩士以上電機、資訊相關科系畢業。
(2) 熟悉 Verilog RTL、Synthesis、Simulation、Timing Analysis 等相關 IC Design Flow。
(3) 熟悉 Design for Testability 技術,包含 Scan / ATPG、Delay Test、Memory BIST、Boundary Scan、Diagnosis 等。
(4) 有 DFT Tools (如 DFT Compiler、TetraMAX、BSD Compiler、FastScan、TestKompress、MBISTArchitect) 使用經驗者佳。
(5) 積極負責、勇於迎接挑戰,對於 Nanometer / SoC DFT Implementation、開發及推廣設計流程有興趣者。
瑞昱半導體股份有限公司-使用1111轉職專區
https://central1111.com.tw/turn/